Langjährige Erfahrung in Digital ASIC Design und Service für verschiedene Firmen in Deutschland / USA / Indien, dazu gehören: Intel Mobile Communications (Duisburg, Bangalore), Infineon (München, Düsseldorf), Advantest (Stuttgart), Kappa optronics GmbH (Göttingen), Rohde & Schwarz (München), Kommunikations Elektronik (Hannover), Sican GmbH, Sciworx GmbH, SiliconImage (Germany, USA).

Zeitraum: Seit Okt. 2021

Branche: Luftfaht (Avionik)

Projekt: Video Distribution Unit, ein FPGA-basierte digitale high-speed Processing Core (Xilinx Ultrascale Plus Technologie) für verschiedene HD-SDI-Kameraeingänge und mehrere HD-SDI-Ausgänge. Die ausgewählten Kamerakanäle werden gemischt und skaliert und auch eine zusätzliche H.264-IP-Streaming wurde implementiert.

Zeitraum: August 2020 - Sep 2021

Branche: Industrieelektronik

Projekt: Distortion Correction, Spezifikation und FPGA Implementierung (Altera Cyclone V) ein mathematisches Konzept in VHDL für speziele Kameras, Verifikation in Systemverilog, Vorbreitung für Portierung nach Xilinx Ultrascale+ MPSoC.

Zeitraum: Sep 2019 - Mai 2020

Branche: Telekommunikation

Projekt: Mobile Phone Embedded multi Radio Technology System (LTE) in git, ARC core und Tensilica based. Support für out sourcing Prozess.

Zeitraum: März 2018 - August 2019

Branche: Telekommunikation

Projekt: High speed digital signal processing (DSP) card für 5G evaluation und analyze prozess, SVN based. High level Synthese mit GENUS (Cadence, TSMC 28nm), komplex Gatelevel Simulation (SystemVerilog) und Equivalence check. Back-End Support.

Zeitraum: Jan 2017 - Dez 2017

Branche: Telekommunikation

Projekt: Mobile Phone Embedded multi Radio Technology System (LTE) in git, ARC core und Tensilica based. Support für out sourcing Prozess.

Zeitraum: Jan 2016 - Dez 2016

Branche: Telekommunikation

Projekt: Mobile Phone Embedded multi Radio Technology System (2G, UMTS, LTE) in git, ARM und Tensilica based. Verifikations der Virtual Prototyping (VP) in SystemC für LTE

Entwicklung der Rlease process und Kunden support for verschiedene Produkt Reihen.

Zeitraum: Sep 2014 - Dez 2015

Branche: Telekommunikation

Projekt: Mobile Phone Embedded multi Radio Technology System (2G, UMTS, LTE) in clearcase, ARM und Tensilica based. Konzept Erstellung und Entwicklung eine automatisierte

Verifikations-Flow für Virtual Prototyping (VP) mit SystemC für Kunden Support.

Verschiedene vorhandene Test cases werden, konfigurierbar und voll automatisch

ausgeführt und die Ergebnisse präsentiert.

Zeitraum: Sep 2013 - Sep 2014

Branche: Telekommunikation

Projekt: Mobile Phone Embedded multi Radio Technology System (2G, UMTS, LTE) in clearcase flow, ARM und tensilica based.

Virtual Prototyping (VP) mit SystemC und C++, komplexe Verfikations-Flow,

Top level Design mit perl basierte code generator für SystemC. Top Level Verifikation.

Zeitraum: Sep 2012 - Sep 2013

Branche: Telekommunikation

Projekt: Mobile Phone (LTE) Embedded System in clearcase flow, ARM based system.

Virtual Prototyping (VP) mit SystemC und C++, komplexe Verfikations-Flow,

Basisband Top Level Verifikation und Entwicklung der zentrale Kontroller

Entwicklung der Verifikation flow in Harmonie mit RTL

Zeitraum: Sep 2011 - Sep 2012
Branche: Telekommunikation
Projekt: Folge Projekt, Mobile Phone (UMTS/LTE) Embedded System in clearcase flow, ARM

based system. Virtual Prototyping (VP) mit SystemC und C++, Verfikations-Flow,

Portierung der RTL (Verilog, VHDL Code) Test Cases in VP mit COMET Tool

(Hardware/Software Co-Design), Harmonization der VP Module mit RTL

Zeitraum: Aug 2010 - Aug 2011
Branche: Telekommunikation

Projekt: Mobile Phone (UMTS/LTE) Embedded System in clearcase flow, ARM based system

(ARM Cortex R5 und ARM11), Top level Design mit perl basierte code generator,

Toplevel / Module Verifikation (Verilog, VHDL, SystemC) mit Questasim, Code

check(Spyglass), Dokumentationen

Zeitraum: Jan 2009 - Juni 2010
Branche: Konsumelektronik
Projekt: HDMI 1.3 Physical Layer Transmitter Chip
RTL (Verilog) Verifikation mit Cadence ncsim und Adaptierung, Synthese
(synopsys) mit verschiedene Technologien (UMC 90 nm, TSMC 45/40 nm),
Gatelevel Simulation, Statische Timing Analyse (PrimeTime), Formality check
(LEC), Backend Support, FPGA Emulation (XILINX Virtex2 und Spartan,
PicoBlaze), I2C (Master/Slave), Novas Debussy, sämtliche Dokumentationen,
SVN Database

Zeitraum: Feb 2008 - Dez 2008
Branche: Konsumelektronik
Projekt: HDMI 1.3 Physical Layer Receiver Chip
RTL (Verilog) Verifikation mit Cadence ncsim und Adaptierung, Synthese
(synopsys) mit verschiedene Technologien (NEC 90 nm, TSMC 45/40 nm),
Gatelevel Simulation, Statische Timing Analyse (PrimeTime), Formality check,
I2C (Master/Slave), Backend support, Novas Debussy, sämtliche
Dokumentationen, SVN Database

Zeitraum: Juli 2007 - Jan 2008
Branche: Konsumelektronik
Projekt: HDMI 1.3 Digital core Transmitter / Receiver IP
RTL (Verilog) Verifikation mit Cadence ncsim und Specman (e) und
Adaptierung, SOC Integration, I2S, S/PDIF, Code check (Spyglass), Code
coverage (modelsim), Formality check (LEC), power Analyse (power Compiler
synopsys), Aufbau von Synthese Flow (TSMC 90 nm), DFT/ATPG, Novas
Debussy, sämtliche Dokumentationen, CVS Database

Zeitraum: Jan 2007 - Mai 2007
Branche: Industrieelektronik
Projekt: Eine Sub-Module in ein hoch Frequenz digital Oszilloskop (500 MHz)
Spezifikation und VHDL Implementation von ein mathematisches Konzept
(Trace-Arithmetic Module) mit HDL Designer tool, Simulation (ncsim)
Komplexe Synthese(synopsys) von große Arithmetische Module und Blöcke

Zeitraum: 2006
Branche: Multimedia
Projekt: High Level Video Decoder Embedded System (Video Applikation)
Multi-standard (H264, MPEG2, MPEG4 and VC-1) Video Decoding Engine
Loop Filter Implementation, Variable Length decoding für alle standarden,
und Verifikation (Verilog, C++), Umwandlung von definierte Koeffizienten in
Standards (H264, MPEG2, MPEG4 and VC-1) in Verilog anhand Perl, in
clearcase flow, Synthese (synopsys)

Begriff Definition ?Digital Design Service?
Digital Design Service sind Projekte mit einer kurzen Laufzeit (ca. 2 Monaten) indem ein externer Entwickler ohne fachliche Details wissen des Projektes diverse Aufgaben im gesamten ASIC Flow übernimmt, daher sind bei solchen Projekten keine Projektbeschreibung angegeben.

Zeitraum: 2006
Branche: Multimedia
Projekt: Digital Design Service (siehe Begriff Definition), S-GOLDlite
Gatelevel Simulation Modelsim (Mentor)und Pattern Simulation in ein
vorhandene Verifikations- Umgebung und Testcase Struktur, CVS Database,
Dokumentation

Zeitraum: 2005
Branche: Telekommunikation
Projekt: Mobile Phone (M-GOLD, UMTS) Embedded System in clearcase flow
Teil Verifikation (VHDL, C++), Synthese (synopsys) und Statische Timing
Analyse (Primetime) in clearcase flow
FPGA Validierung: Spezifikation, Portierung und Partitionierung (anhand
certify6.7 software) in mehrere FPGA´s:
ALTERA Stratix mit QuartusII software und XILINX Virtex2 mit ISE Impact

Zeitraum: 2005
Branche: Multimedia
Projekt: Digital Design Service (siehe Begriff Definition)
Automatische Generierung von VHDL Register Files von Spezifikations-
File (Word Format) anhand Perl Scripts, Shell und XML, Code check (Spyglass)

Zeitraum: 2004
Branche: Multimedia
Projekt: MPEG4 Decoder Video Output, OSD generation, Format conversion, scaling self
picture und Partner picture zu den gewünschte LCD image size (Video Applikation)
Konzepterstellung, Spezifikation und VHDL Implementation von Data Format
und Address Burst Generator, VCI 2 AHB / AHB 2 VCI interface, CVS Database

Zeitraum: 2004
Branche: Multimedia
Projekt: MPEG2 Video Input
Konzepterstellung, Spezifikation, Verilog Implementation und Verifikation
mit Modelsim (Mentor), Code check (Spyglass) , CVS Database
Video Encoder Input Unit:
Format Umwandlung, Noise Reduction und Data Parser
Memory interface:
data traffic von/to external memory (für motion estimation)

Zeitraum: 2003
Branche: Industrieelektronik
Projekt: Separation / Trapping board (Druck Korrektur in ein Printer)
Spezifikation und VHDL Implementation von ein mathematisches Konzept zum
Korrektur der Über- und Unterfüllungen, Überdrucken der Druckmaschine in
Printer, FPGA Implementation (XILINX Spartan) Synplicity, Co-simulation Matlab

Zeitraum: 2003
Branche: Multimedia
Projekt: Digital Design Service (siehe Begriff Definition)
ARM-based single-chip applications processor for high-end mobile phones
Low Power Design, Statische Timing Analyse (PrimeTime) mit eine von Kunde
festgelegte Flow und constrains, ARM based system mit mehrere clocks
Maximal Frequenz 125 MHz (TSMC 180nm), Dokumentation

Zeitraum: 2002
Branche: Telekommunikation
Projekt: 10 Gigabit Digital Wrapper (ATM)
Sonet/SDH mapping to OTU2 (ITU G.709) and Forward Error Correction (FEC
digital filtering), Spezifikation und VHDL Implementation und Verifikation,
Synthese (Tcl/Tk, C-Shell scripting), DFT, BIST, CVS Database

Zeitraum: 2002
Branche: Multimedia
Projekt: Digital Design Service (siehe Begriff Definition)
Statische Timing Analyse (PrimeTime) des gesamten Multimedia system on chip
(SOC) in verschieden Funktionale modes, Tcl/Tk, Shell scripting. ARM based
system mit mehreren clocks, Maximal Frequenz 150 MHz, Dokumentation

Zeitraum: 2001
Branche: Multimedia
Projekt: Digital Design Service (siehe Begriff Definition), X-GOLD
Verifikation und Gagelevel Simulation Support mit Modelsim (Mentor) in ein
vorhandene Verifikations- Umgebung und Testcase Struktur, Dokumentation

Zeitraum: 2000 / 2001
Branche: Telekommunikation
Projekt: Mobile phone Single Chip Baseband Processor (S-GOLD) in clearcase flow
Spezifikation, Adaptation, Verifikation und Synthese von ein COSSAP
(Communication System Simulation Analysis Package) generierte EDGE
Modulator in VHDL (digital modulation), Implementierung der Control Unit zum
umschalten zwischen GSM und EDGE Modulator, FPI Bus Interface mit TriCore
Mikroprozessor

Zeitraum: 2000
Branche: Multimedia
Projekt: Satelliten to PCI Karte
Konzepterstellung, Spezifikation und Implementation von SDRAM Controller
und eine Bridge zwischen SDRAM Controller Arbiter und AHB (Bus) kompatible mit
AMBA Spezifikation (ARM based), FPI, SPI, PVCI, Emulation und Hardware
Verifikation im FPGA

Zeitraum: 2000
Branche: Forschung / Automotive
Projekt: Digital Design Service (siehe Begriff Definition)
Implementierung eine Patent für Automotive (Prototype auf FPGA Basis, CAN
Bus, RS232), ein system bestehend aus Mechanische Einheiten, Sensoren
und ein FPGA Board die das gesamte Prozess kontrolliert und steuert.
Matlab Co- Simulation für mathematische Berechnungen

Zeitraum: 1999
Branche: Öffentliche Institution
Projekt: Eine Echtzeit Simulationssystem (Hardware / Software Lösung) bestehend aus
vorhandene Handelsübliche Hardware Komponente (Rechners, Monitoren und
etc) und zusätzlich selbst Entwickelte Hardware (FPGA basiert) und
Software Komponente
Meine Aufgabe: FPGA Programmierung und Einhaltung von geforderte Umwelt und
Energie Standards für verwendete Hardware Komponenten, sämtliche
Formulare und Dokumentationen

Zeitraum: 1999
Branche: Telekommunikation
Projekt: Cross Connector as part of a Telecommunications Broadband System
Digitale Cross-Connect-Systeme zum Verschaltung von Datenströmen zwischen
den Zugangsbereich von öffentlichen und privaten Telekommunikationsnetzen,
Verschaltung auf der 64 kbit/s- und der 2 Mbit/s
Spezifikation, VHDL Implementation, Synthese und Emulation auf FPGA

Zeitraum: 1998
Branche: Telekommunikation / General Purpose (Trainee Program ASIC Design Projekt)
Projekt: Inter-Processor Communication Interface zum interconnect 3 asynchrone
Module (Systeme) in Seriell oder Parallel (bis zu 32 bit) mit verschiedene clock
Domains, DMA (FIFO) based, Spezifikation, VHDL Implementation,
Verifikation und Synthese

Zeitraum: 1996 - 1997
Branche: Telekommunikation (Diplomarbeit)
Projekt: Untersuchung von Equalizerstruckturen für einen QAM (Quadrature Amplitude
Modulation) Empfänger, digital filtering, Konzept Design von einen adaptiven
Equalizer in QAM system für Kabel TV in COSSAP (Communication System
Simulation and Analysis Package) Programm, C Programm zum Generierung neue Module